





中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 05 月 28 日

Application Date

申 請 案 號: 092114337

Application No.

申 請 人: 矽品精密工業股份有限公司

Applicant(s)

局 Birector General



發文日期: 西元 <u>2003</u> 年 <u>6</u> 月 <u>26</u> 日

Issue Date

發文字號: 09220634960

Serial No.



申	請日其	月:	IPC分	類
申	請案號	€ :		



申請案號	:	
(以上各欄	由本局填	發明專利說明書
	中文	可提升接地品質之半導體封裝件及用於該半導體封裝件之導線架
、 發明名稱	英文	GROUND-ENHANCING SEMICONDUCTOR PACKAGE AND LEAD FRAME
	姓 名 (中文)	1. 李義雄 2. 李春源
=	姓 名 (英文)	1. Yi-Shiung LEE 2. Yuan-Chun LI
發明人 (共5人)	國籍(中英文)	1. 中華民國 TW 2. 中華民國 TW /
	(中文)	1. 台中市北屯區東山路一段123號12弄16號 2. 台中縣后里鄉大圳路525號
	住居所	1.No. 16, Alley 12, Lane 123, Sec. 1, Dungshan Rd., Beituen Chiu, Taichung City, Taiwan, R.O.C. 2.No. 525, Da-Zhuan Road, Hou-Li, Taichung, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	1. 矽品精密工業股份有限公司
	名稱或 姓 名 (英文)	1. SILICONWARE PRECISION INDUSTRIES CO., LTD.
= ,	國 籍 (中英文)	1. 中華民國 TW
申請人(共1人)	住居所 (營業所) (中 文)	1. 台中縣潭子鄉大豐路三段123號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	l.No. 123, Sec. 3, Da Fong Road, Tantzu, Taichung, Taiwan, R.O.C.
	代表人(中文)	1. 林文伯
	代表人(英文)	.Wen-Po LIN





1732050 % ptd

申請日期:		IPC分類
申請案號:		
(以上各欄	由本局填	發明專利說明書
_	中文	
發明名稱	英文	
	姓 名 (中文)	3. 陳韋宏 4. 黃世尊
 	姓 名 (英文)	3. Holman CHEN 4. Shih Tsun HUANG
發明人 (共5人)	國 籍 (中英文)	3. 中華民國 TW 4. 中華民國 TW /
	住居所(中文)	3. 台中市東山路一段242-1號 4. 台中縣豐原市自成街10巷46號
	住居所(英文)	3. No. 242-1, Sec. 1, Dong-Shan Road, Taichung, Taiwan, R.O.C. 4. No. 46, Lane 10, Tzcheng St., Fengyuan City, Taichung County, Taiwan, R.O.C.
:	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
=	國 籍 (中英文)	
`一申請人 (共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人 (英文)	

申請日期	:	IPC分類
申請案號	:	
(以上各欄	由本局填	發明專利說明書
_	中文	
、 發明名稱	英文	
	姓 名(中文)	5. 雲智勇
=	姓 名 (英文)	5. Chih Yung YUN
發明人 (共5人)	國籍(中英文)	5. 中華民國 TW
(杂5八)		5. 彰化縣田中鎮北路里廣義路44巷13號
	住居所 (英 文)	5. No. 13, Lane 44, Guangyi Rd., Tianjung Jen, Changhua County, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
Ξ	國 籍 (中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人(中文)	
	代表人(英文)	

173205g 品 ptd

四、中文發明摘要 (發明名稱:可提升接地品質之半導體封裝件及用於該半導體封裝件之導線架)

本案代表圖:第2圖


10 導線架

11 晶片座

12 繋條

六、英文發明摘要 (發明名稱:GROUND-ENHANCING SEMICONDUCTOR PACKAGE AND LEAD FRAME)

A ground-enhancing semiconductor package and its lead frame are provided. The lead frame is composed of at least a die pad, a plurality of leads, a plurality of tie-bars for supporting the die pad, and ground portions. The ground portions include at least a first ground portion connecting to the tie-bars and/or a second ground portion connecting to the die pad, wherein each of the





四、中文發明摘要 (發明名稱:可提升接地品質之半導體封裝件及用於該半導體封裝件之導線架)

14 導腳

20 第一接地部

20a 接地區

20b 連接區

30 晶片

31a 訊號墊

31b 接地墊

40 銲線

40a 訊號線

40b 接地線

六、英文發明摘要 (發明名稱:GROUND-ENHANCING SEMICONDUCTOR PACKAGE AND LEAD FRAME)

first ground portions separates one from another and each of the second ground portions also separates one from another. Then, an encapsulant is formed with the lead frame to encapsulate a chip attached on the die pad and the lead frame. As a result, the ground portions separated from each other allow thermal stresses to be released, thereby promoting the ground performance of the



四、中文發明摘要 (發明名稱:可提升接地品質之半導體封裝件及用於該半導體封裝件之導線架)

7

六、英文發明摘要 (發明名稱:GROUND-ENHANCING SEMICONDUCTOR PACKAGE AND LEAD FRAME)

package during the subsequent fabrication process.



一、本案已向			
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優為
			1/
		,	
		無	
二、□主張專利法第二十	五條之一第一項優	先權:	
申請案號:		; -	
日期:		無	
三、主張本案係符合專利	法第二十條第一項	□第一款但書或	·○第二款但書規定之期間
日期:			
四、□有關微生物已寄存	於國外:		·
寄存國家:		無	
寄存機構: 寄存日期:		7111	
寄存號碼:			
□有關微生物已寄存	於國內(本局所指定	(之寄存機構):	
寄存機構: 寄存日期:		無	
寄存號碼:		,	
□熟習該項技術者易	於獲得,不須寄存。		
MIII BAYAN KICHTAAN AYAAN AYAANAA HIII	<u> </u>		
			: ;
■III 似在 02年 PPV 367 (力考集力54分/36/2 ■I III			

五、發明說明(1)

【發明所屬之技術領域】

本發明係關於一種可提升接地品質之半導體封裝件及用於該半導體封裝件之導線架,尤指一種可避免其接地區域於高溫下變形,而可提升接地品質之半導體封裝件及用於該半導體封裝件之導線架。

【先前技術】

該晶片上之熱量。

傳統以導線架 (Lead Frame)為晶片承載件之半導體封裝件,例如四方扁平式半導體封裝件 (Quad Flat Package, QFP)或四方扁平無導腳式 (Quad Flat Non-leaded, QFN)半導體封裝件等,其製作方式均係在一具有晶片座 (Die Pad)及多數導腳 (Lead)之導線架上黏置一半導體晶片,復藉多數金線 (Wire)電性連接該晶片表面上之銲墊 (Pad)與其對應之多數導腳,而以一封裝膠體包置該晶片及金線而形成一半導體封裝件,同時,亦可設計

而由於該封裝件上晶片積集度的提昇,也為提昇更高的電性品質且減少雜訊,因此,當進行該封裝件的結構設態時,往往必須提供該晶片的接地 (Ground)與電源

使該晶片座之一表面外露於該封裝膠體外,而成為一晶片

座 外 露 (Exposed Pad)型 封 裝 件 , 以 藉 該 晶 片 座 加 速 散 逸

(Power)功能,以符合其電性需求,故而有將接地線接置於該導線架之晶片座上以進行接地之設計,惟此設計中由於該接地線係銲接於該晶片座之周圍,故當該晶片座與封裝膠體間因熱膨脹係數差異而產生脫層時,極易導致該接






五、發明說明 (2)

地線之斷裂,造成電性品質的下降,尤其對於晶片座外露人型封裝件而言,更將因晶片座不易受封裝膠體之夾持而增加其脫層可能。

因此,例如美國專利第 5,196,725號案、第 5,237,202號案、第 5,399,809號案、第 5,734,198號案與第 5,777,265號案等多層 (Multi-Layer)導線架之相關封裝結構便因而產生,以改變將接地線銲接至晶片座之設計,其係配置一獨立的接地層 (Ground Plane)與電源層 (Power Plane),以藉接地線與電源線電性連接其晶片上所對應之接地墊與電源墊,而提供電源並達減少雜訊的效果;惟對該型習知封裝件而言,其多層導線架之結構顯然過於複雜,且所使用之導線架材料亦過多,形成製程與成本上的負擔,尤其在今日封裝件尺寸日益縮小之趨勢下,更將成為量產上的限制,反形成其他製程問題。

是故,美國專利第 5,814,877號案遂提出一種可降低成本與製程複雜度、同時又不致受晶片座脫層影響的單層等線架設計,其係如第 5A、 5B圖所示,於該導線架 60之晶片座 61周圍隔離出一接地環 62 (Ground Ring),以與晶片63上之接地墊電性連接,並藉此一單層設計解決製程與成本上的習知問題;此外,習知上亦針對晶片座外露型封裝件,藉由形成於導線架上的接地環設計,以避免晶片座與 5B圖所示之美國專利第 6,437,427號案的導線架 70與封裝件,即係藉由與該晶片座 71隔離出來的接地環 73,以提供







五、發明說明(3)

接地功能,並防止晶片座脫層時(如第 6 B圖所示)會造成接地銲線斷裂的情況;第 7 A、 7 B圖所示之美國專利第 6,380,048號案為另一種具接地環之半導體封裝件,亦係於導線架 8 0上之晶片座 8 1 周 圍隔離一接地環 8 2進行接地,其係以S型之繁條 8 3連接該晶片座 8 1 與接地環 8 2,以將其兩者間定義成預定形狀的對稱鏤空區域 8 4,而可釋放模壓製程中之熱應力,並藉由封裝膠體 8 5對該鏤空區域 8 3之充填而強化對該導線架 8 0的定位。

對於所有習知技術所揭示之環狀接地環而言,其雖可 解 決 多 層 導 線 架 之 製 程 與 成 本 問 題 , 亦 可 預 防 後 續 製 程 對 其接地線的破壞,惟由於其所設計之接地環均係為一連續 環狀結構,因此,當進行後續上片固化(Die Bond Curing)、銲線 (Wire Bonding)與模壓 (Molding)等高溫製 ,乃至其他高溫可靠度測試時,此一升溫效應將使該接 地 環 產 生 如 第 8A、 8B圖 所 示 之 變 形 翹 曲 , 此 係 由 於 當 溫 度 升高而致使該接地環之金屬材料膨脹時,該接地環各邊兩 皆受其連續結構之束縛(Constrain),而使其膨脹熱應 力難以釋放,而將使該接地環各邊同時產生如第 8 B圖所示 之擠壓變形,形成材料力學中柱狀(Column)結構常見的熱 屈 (Buckle)破壞; 此一變形現象將使得該接地環之各邊 無法維持平面狀態 ,而增加接地線之銲線步驟的困難 即便順利銲接,亦可能於變形時發生銲線斷裂等電性品質 問題,同時,當以衝壓 (Stamping)製程製作具有該連續環 狀接地環之導線架時,其衝壓力將極易於該環狀結構間留





五、發明說明 (4)

下殘留應力(Residual Stress),而於後續高溫製程時導致該接地環各邊之挫屈變形產生降伏(Yield)現象,造成該接地環的塑性(Plastic)變形,致使其挫屈結構難以復原而破壞該封裝件。

因此, 對於前述美國專利第5,814,877號案、第 6,437,427號 案 與 第 6,380,048號 案 等 習 知 技 術 而 言 , 其 連 續接地環結構雖可用以解決過去所存在的成本或製程問 題 , 卻 反 將 衍 生 出 高 温 下 變 形 之 品 質 限 制 , 特 別 對 於 第 - 7B圖 所 示 之 美 國 專 利 第 6,380,048號 案 而 言 , 其 S型 繋 條 83設計雖係用以釋放模壓製程中之熱應力,惟該結構所 釋 放 之 應 力 僅 為 連 接 該 晶 片 墊 81與 接 地 環 82的 繋 條 83應 力 , 而 如 第 9 A圖 之 箭 號 所 示 , 藉油該特殊形狀的鏤空區域 84以提供該繫條 83之熱變形空間 惟,對於兩端束縛之接 , 地環 82各邊而言 ,其熱應力仍將因其束縛而難以釋放,而 同樣將如第 9 B圖所示,而於該環狀各邊上產生前述之挫屈 變形,進而導致電性連接之問題,或導致如第 9 C圖所示之 接 地 線 86斷 裂 現 象 g, 因 此 , 該 案 所 揭 示 之 S型 繋 條 83顯 然 仍難以克服此一嚴重的挫屈問題。

是故,如何開發一種可提升接地品質之半導體封裝件及用於該半導體封裝件之導線架,以發揮晶片之接地功能,同時復可避免其接地區域於高溫製程中產生挫屈變形,而造成接地線之斷裂,確為此一相關研發領域所需迫切面對的嚴重課題。

【發明內容】





五、發明說明 (5)

因此,本發明之一目的即在提供一種可提升接地品質之半導體封裝件及用於該半導體封裝件之導線架,以避免其接地區域於高溫下產生變形。

本發明之復一目的即在提供一種可提升接地品質之半導體封裝件及用於該半導體封裝件之導線架,以避免接地線難以銲接之問題。

本發明之另一目的即在提供一種可提升接地品質之半導體封裝件及用於該半導體封裝件之導線架,以避免接地線斷裂之問題。

本發明之又一目的即在提供一種可提升接地品質之半導體封裝件及用於該半導體封裝件之導線架,以降低該導線架於製造過程中之殘留應力。





五、發明說明 (6)

封裝膠體。


同時,本發明所揭示之導線架,係包括:本體,係具有至少一晶片座、連接該晶片座且用以支撐該晶片座的多數導際;以及接地的多數條。與佈設於該晶片座問圍的多數導腳;以及接地部,係包括與該鬃條連接的第一接地部以及與該晶片座連接的第二接地部之其中至少一者,其中,每一第一接地部間係互不連接,而每一第二接地部間亦互不連接。

前述之第一接地部與第二接地部間亦互不連接 導線架上的每一繫條之兩側上均形成有該第一接地部 晶片座之每一邊緣上亦均形成有該第二接地部 第一接地部係可設計成與該晶片座連接,亦可設計成未 當該第一接地部係與該 晶片座連接 其中 吕 其係包括相互連接以與該繫條圍置成一鏤 空區域的 地區與連接區 反之, 當該第一接地部未與該晶片座連 第一接地部則係為一長條形接地區;此外 二 接 地 部 則 係 設 計 成 未 與 該 繋 條 連 接 , 且 包 括 相 互 連 接 的 接地區與連接區 ,以與該晶片座邊緣圍置成一鏤空區域

因此,本發明之可提升接地品質之半導體封裝件及用於該半導體封裝件的導線架,即係藉由佈設於該繫條兩側或該晶片座周圍的接地部,並使每一接地部間互不連接,而可避免習知連續結構所造成之束縛,以釋放該接地部於高溫下的熱應力,進而使該接地部不致產生挫屈變形,影響其接地品質。

【實施方式】





五、發明說明 (7)

第1圖所示即為本發明所揭示之導線架10的較佳實施例上視圖,其係由銅或銅合金所製成,包括一體成型的形晶片座11、自該方形晶片座11的四個繁綠12的方形連結框13、次及自該連結框13延伸且佈設於晶片座11周圍係與習知技術地局的接換,數導線架10之晶片座11周圍係與習知技術地局,形成有提供該晶片座11周圍係與圖示計及與腳14;其中,該導線架10之晶片至0人未圖而設於相間的接地區域係和實施例之接地區域係如圖所示設計成每線份別與該繁條12兩側,並同時與該繁條12兩側,並同時與該繁條12及晶片座1前接地面的第一接地面包的時與線條12及晶片座1前接地面包之東轉,並同時互致繁條12及晶片座1前接地部20次高温下產生挫屈現象。

同時,該晶片座 11係較該多數導腳 14為低而具有一高度差,且該四繫條 12條分別包括自該連結框 13延伸而出的第一繫條 12a與位於該接地部 20與晶片座 11之間的第二繫條 12b,該第一繫條 12a係與該多數導腳 14位於同一平面上,而該第二繫條 12b則配合該晶片座 11與導腳 14之高度差而呈一傾斜 (Down-Set)狀態。

前述之第一接地部 20係藉由一衝壓製程而於該導線架 10上一體成型成所設計之形狀,其係分別位列於每一繫條 12兩側以圍置成一鏤空區域 21,且每側之第一接地部 20均 包括相互連接之接地區 20a與連接區 20b,以藉該接地區 20a連接該繫條 12,藉該連接區 20b連接該晶片座 11,其





五、發明說明 (8)

中,該第一接地部 20之接地區 20a條與該多數導腳 14位於同一平面上,而該用以連接該晶片座 11的連接區 20b則配合該晶片座 11與該導腳 14之高度差,而呈一傾斜狀態;因此,該導線架 10即可如第 2圖所示接置一晶片 30於該晶片座 11上,並以多數銲線 40進行電性連接,即如圖所示,以多數訊號 (Signal)線 40a連接該晶片 30上之訊號墊 31a與其所對應之導腳 14,並以多數接地線 40b連接該晶片 30上之接地墊 31b與其所對應之第一接地部 20上的水平接地區 20a。

是故,藉由前述導線架 10所製成之本發明半導體封裝件,即係以一封裝膠體 50包覆前述接置有晶片 30之導線架 10, 並如第 3A、 3B圖所示使該 3 數導腳 14外露而出,同時令該晶片座 11之背面 11'亦外露出該封裝膠體 50外,以提昇其散熱效率,其中,第 3A圖係自第 2圖之 3A-3A線所視之剖視圖,可由此看出該第一接地部 20中的水平接地區 20a與傾斜連接區 20b之高低位置,而第 3B圖則係自第 2圖之 3B-3B線所視之剖視圖。

當前述之半導體封裝件 1於製作過程中進行上片固化、銲線與模壓等高溫步驟時,該導線架 10將因升溫而產生膨脹熱變形,此時,該第一接地部 20間由於互不連接,因此將不若習知技術般受到該繫條 12的束縛,而可自其所對應之繫條 12兩側空間熱膨脹並釋放該熱應力,以避免該接地部 20上產生挫屈變形之現象,進而亦不致造成該接地線 40b銲接困難與接點斷裂等習知問題;同時,藉由本發





五、發明說明 (9)

明之設計,當以衝壓製程製作該導線架10時,此一非連續結構的接地部20中亦不致殘留有過多的殘留應力,進而可減少後續材料破壞的可能性。

此外,本發明所提出之導線架10並非僅限於第2圖所 其接地部之設計亦可有其他變化型式,僅需令每一接 地部間互不連接,而不致於升溫製程中產生束縛即可,例 如 第 4 A 圖 所 示 接 置 有 晶 片 3 O 之 導 線 架 上 視 圖 , 即 為 本 發 明 之第二實施例,該導線架10上除了前述第一實施例所揭示 之第一接地部20外,另可配合其他接地線之佈設,而增設 與 該 晶 片 座 11之 各 邊 邊 緣 11a連 接 的 第 二 接 地 部 25, 且 每 一 第 二 接 地 部 25間 係 互 不 連 接 , 而 該 第 二 接 地 部 25與 相 鄰 一接地部 20間亦互不連接,以避免形成其熱變形之束 其中, 該第二接地部 25條包括與該晶片座邊緣 lla連 接 的 兩 連 接 區 25b, 以 及 與 該 兩 連 接 區 25b連 接 之 接 地 區 25a, 以藉該接地區 25a及連接區 25bm 與該晶片座邊緣 11a 圍置成一方形鏤空區域26,且其設計亦與前述之第一接地 部 20相 同 , 令 該 接 地 區 25a與 該 多 數 導 腳 14位 於 同 一 平 面 上 , 而 該 用 以 連 接 該 晶 片 座 ll的 連 接 區 25b則 配 合 該 晶 片· 11與該導腳14之高度差,而呈一傾斜狀態;同時,該第 🎏 接 地 部 25之 接 地 區 25a與 該 第 一 接 地 部 20之 接 地 區 20a係 位於同一水平面上,以簡化後續銲線製程的難度。

第 4 B圖所示即本發明之第三實施例的導線架 1 0上視圖,相較於第 2圖之第一實施例,其係改變該第一接地部 2 0之設計,而刪減該接地部 2 0上之連接區 2 0 b,以令該接





五、發明說明(10)


地部上之接地區 20a懸空而未與該晶片座 11連接,並令該接地區 20a與該多數導腳 14位於同一平面上,因此,該晶片 30上之接地墊 31b即可直接以接地線 40b而與該水平接地區 20a電性連接,且當本實施例進行升溫製程時,該水平接地區 20a將可有更大的空間進行熱應變且釋放熱應力,以維持水平狀態而不致影響其接地品質。

同時,本發明亦可結合前述之第二、第三實施例,而如第 4 C圖所示於該第三實施例上增設第二接地部 25,該第二接地部 25之設計係與前述之第二實施例相同,而可進行更多接地線 40b的設計與佈設,亦同樣可發揮本發明釋放熱應力而維持接地品質之功效。

因此,本發明所提出之半導體封裝件 1及用於該半導體封裝件 1之導線架 10,即可藉由未相互連接的接地部20、25設計,以釋放習知技術之接地環上的熱應力,從而避免該接地環挫屈變形之品質問題,惟該接地部20、25之設計並非僅限於前述四個實施例之揭示,亦可改變該第一接地部20與第二接地部25元省去該第一接地部20等;此外,前形成該第二接地部25元省去該第一接地部20等;此外,前述各接地部20、25之接地區20a、25a亦非僅限於與該多數導腳14排持於同一平面,亦可設計使該第一繫條12傾斜而令該水平接地區20a、25a略低於該多數導腳14,端視各封裝件之需求而定。

綜上所述,本發明之可提升接地品質之半導體封裝件及用於該半導體封裝件之導線架,確具有避免其接地區域





五、發明說明 (11)

惟以上所述者,僅為本發明之具體實施例而已,並非用以限定本發明之範圍,舉凡熟習此項技藝者在本發明所揭示之精神與原理下所完成的一切等效改變或修飾,仍應皆由後述之專利範圍所涵蓋。



圖式簡單說明

【圖式簡單說明】

第 1圖係本發明之導線架的較佳實施例上視圖;

第2圖係第1圖所示之導線架於接置晶片後之上市圖;

第 3 A 圖 係 本 發 明 之 半 導 體 封 裝 件 自 第 2 圖 之 3 A - 3 A 線 所 視 之 剖 視 圖 ;

第 3 B圖 係 本 發 明 之 半 導 體 封 裝 件 自 第 2 圖 之 3 B - 3 B線 所 視 之 剖 視 圖 ;

第 4 A至 4 C圖係本發明之導線架的第二、三、四實施例於接置晶片後之上視圖;

第 5 A 圖 係 美 國 專 利 第 5,814,877號 案 所 揭 示 之 導 線 架 上 視 圖 ;

第 5 B圖 係 自 第 5 A圖 之 5 B - 5 B線 所 視 之 封 裝 件 剖 視 圖 ;

第 6 A 圖 係 美 國 專 利 第 6,437,427號 案 所 揭 示 之 導 線 架上 視 圖;

第 6 B圖 係 自 第 6 A圖 之 6 B - 6 B線 所 視 之 封 裝 件 剖 視 圖 ;

第 7A圖係美國專利第 6,380,048號案所揭示之導線架 上視圖;

第 7 B圖 係 自 第 7 A圖 之 7 B - 7 B線 所 視 之 封 裝 件 剖 視 圖 ; -

()

第8日圖係習知半導體封裝件之導線架的接地環於升溫製程中產生變形之上視圖;

第 8 B 圖 係 自 第 8 A 圖 之 8 B - 8 B 線 所 視 之 接 地 環 變 形 的 剖 視 圖 ;

第 9 A 圖 係 第 7 A 圖 所 示 之 導 線 架 的 S型 繋 條 釋 放 應 力 示 意 圖 ;



圖式簡單說明

第 9 B圖 係 自 第 9 A圖 之 9 B - 9 B線 所 視 之 接 地 環 變 形 的 剖 視 圖 ; 以 及

第 9 C圖係自第 9 A圖之 9 C-9 C線所視之接地環變形與接地線斷裂的剖視圖。

1 半	導	體	封	裝	件
-----	---	---	---	---	---

- 11 晶片座
- lla 晶片座邊緣
- 12a 第一繫條
- 型3 連結框
- 20 第一接地部
- 20b 連接區
- 25 第二接地部
- 25b 連接區
- 30 晶片
- 31b 接地墊
- 40a 訊號線
- 50 封裝膠體
- 61 晶片座
- 3 晶片
- 71 晶片座
- 73 接地環
- 75 接地線
- 81 晶片座

- 10 導線架
- 11'晶片座背面
- 12 繋條
- 12b 第二繫條
- 14 導腳
- 20a 接地區
- 21 鏤空區域
- 25a 接地區
- 26 鏤空區域
- 31a 訊號墊
- 40 銲線
- 40b 接地線
- 60 導線架
- 62 接地環
- 70 導線架
- 72 導腳
- 74 封裝膠體
- 80 導線架
- 82 接地環



圖式簡單說明

83 S型 繋 條

84 鏤空區域

85 封裝膠體

86 接地線

g 接地線斷裂



六、申請專利範圍

1. 一種可提升接地品質之半導體封裝件,係包括:


導線架本體,係具有至少一晶片座、連接該晶片座且用以支撑該晶片座的多數繁條(Tie-Bar)、與佈設於該晶片座問圍的多數導腳;

接地部,係包括與該繫條連接的第一接地部以及與該晶片座連接的第二接地部之其中至少一者,其中,每一第一接地部間係互不連接,而每一第二接地部間亦互不連接;

至少一晶片,係接置於該晶片座上且電性連接至該多數導腳與該接地部;以及

用以包覆該晶片與接地部之封裝膠體。

- 2. 如申請專利範圍第1項之半導體封裝件,其中,該第一接地部與第二接地部間係互不連接。
- 3. 如申請專利範圍第 1項之半導體封裝件,其中,該第一接地部係與該晶片座連接。
- 4. 如申請專利範圍第 1項之半導體封裝件,其中,該第一接地部係未與該晶片座連接。
- 5. 如申請專利範圍第 3項之半導體封裝件,其中,該第一接地部係包括相互連接以與該繫條圍置成一鏤空區域 的接地區與連接區。
- 6. 如申請專利範圍第4項之半導體封裝件,其中,該第一接地部係為一長條形接地區。
- 7. 如申請專利範圍第1項之半導體封裝件,其中,該第二接地部係未與該繫條連接。




六、申請專利範圍

- 8. 如申請專利範圍第7項之半導體封裝件,其中,該第二接地部係包括相互連接以與該晶片座邊緣圍置成一鏤空區域的接地區與連接區。
- 9. 如申請專利範圍第1項之半導體封裝件,其中,每一繫條上均係形成有該第一接地部。
- 10.如申請專利範圍第1項之半導體封裝件,其中,該第一接地部係分別位列於該繫條兩側。
- 11.如申請專利範圍第1項之半導體封裝件,其中,該晶片座之每一邊緣上均係形成有該第二接地部。
- 12.如申請專利範圍第1項之半導體封裝件,其中,該繫條係與該晶片座之角緣連接。
- 13.如申請專利範圍第1項之半導體封裝件,其中,該晶片座上未接置晶片之表面係外露出該封裝膠體外。
- 14.如申請專利範圍第 1項之半導體封裝件,其中,該晶片係藉由多數銲線以與該多數導腳及接地部進行電性連接。
- 15. 一種 導線架, 係包括:

本體,係具有至少一晶片座、連接該晶片座且用。 以支撑該晶片座的多數繁條(Tie-Bar)、與佈設於該晶片座 周圍的多數導腳;以及


接地部,係包括與該繁條連接的第一接地部以及與該晶片座連接的第二接地部之其中至少一者,其中,每一第一接地部間係互不連接,而每一第二接地部間亦互不連接。




六、申請專利範圍

- 16.如申請專利範圍第15項之導線架,其中,該第一接地部與第二接地部間係互不連接。
- 17.如申請專利範圍第15項之導線架,其中,該第一接地部係與該晶片座連接。
- 18.如申請專利範圍第15項之導線架,其中,該第一接地部係未與該晶片座連接。
- 19.如申請專利範圍第17項之導線架,其中,該第一接地部係包括相互連接以與該繫條圍置成一鏤空區域的接地區與連接區。
- 130.如申請專利範圍第18項之導線架,其中,該第一接地 部係為一長條形接地區。
 - 21.如申請專利範圍第15項之導線架,其中,該第二接地部係未與該繫條連接。
 - 22.如申請專利範圍第 21項之導線架,其中,該第二接地部係包括相互連接以與該晶片座邊緣圍置成一鏤空區域的接地區與連接區。
 - 23.如申請專利範圍第15項之導線架,其中,每一繫條上均係形成有該第一接地部。
 - 24.如申請專利範圍第15項之導線架,其中,該第一接地 部係分別位列於該繫條兩側。
 - 25.如申請專利範圍第15項之導線架,其中,該晶片座之每一邊緣上均係形成有該第二接地部。
 - 26.如申請專利範圍第15項之導線架,其中,該繫條係與該晶片座之角緣連接。








(4.5版)申請案件名稱:可提升接地品質之半導體封裝件及用於該半導體封裝件之 導線架














第1圖


17320




第2圖(代表圖)









20 20a 14 30 30 第 4B 圖







第 5A 圖 (先前技術)




第 5B 圖 (先前技術)




第 6A 圖 (先前技術)




第 6B 圖 (先前技術)




第7A圖(先前技術)






第8B圖(先前技術)



第9A圖(先前技術)



第 9B 圖 (先前技術)



第9C圖(先前技術)